[MÚSICA] Hola. Seguimos con Latch SR comandado por compuerta. Antes de meternos de lleno en el Latch, voy a conversarles algo. Actualmente, nosotros diseñamos circuitos con otros tipos de elementos que guardan memoria, y esos otros elementos se llaman flip-flops. Los Latch son precursores del flip-flop, y todavía se usan en muchas aplicaciones. Sin embargo, yo prefiero usar flip-flops. Producen circuitos más limpios, producen circuitos cuyo desempeño puede ser probado y puede ser anticipado con mucha mayor claridad. Yo recomiendo a mis alumnos, a ustedes, que usen flip-flops, que no usen Latches, a menos que sepan lo que están haciendo. Con un Latch es muy fácil que ocurran cosas raras en la práctica. Sin embargo, igual es importante ver Latch porque por razones históricas, como decía, un Latch es precursor de un flip-flop y porque todavía se usa Latch en circuitos sencillos o a veces en circuitos hechos por diseñadores que saben lo que están haciendo. Así que no recomiendo el uso de Latch a menos que sepan lo que están haciendo, para el futuro. Okey. Teniendo eso en consideración, vamos con un Latch SR con enable, que habilita, y dice ahí Clock. ¿Qué es Clock? En este curso, porque es un curso de sistemas digitales, vamos a referirnos a una señal de Clock como una señal que es una onda rectangular, que tiene un periodo, ese periodo se mide aquí entre dos flancos de su vía, ese periodo es el periodo T, T es 1 partido por la frecuencia, frecuencia es cuántos ciclos por segundo tenemos. Listo. Eso es todo lo que necesitan saber respecto de un Clock. Aquí en el osciloscopio estoy mostrando un Clock. Eso es un Clock generado por el mismo osciloscopio. Bien. Entonces, un Latch SR con enable es algo que nos gustaría implementar que nos permite establecer, borrar lo que tenemos en el Latch, el dato que tenemos guardado, y un Clock. Y ese Clock es el que nos va a habilitar cuándo ocurren cosas. Me explico. Cuando el Clock está en 1, va a mantener Q de t. Pero si el Clock está en 1, y yo tengo una entrada en reset, me va a borrar la salida. Si el Clock está en 1, y yo tengo una entrada en set, me va a establecer la salida. Si mi Clock está en 0, no va a cambiar la salida independientemente de lo que haya en set o en reset. Si todos son 1, no sabemos qué es lo que ocurre. Es un x. Okey. Entonces estas son nuestras entradas, este es el reset, este es el reset habilitado por el Clock, este es el set, este es el set habilitado por el Clock, y luego tenemos nuestro Latch NOR. Entonces, la señal de Clock cumple en este caso la función de enable. Solo cambia el valor del estado Q cuando Clock vale 1. Si Clock vale 0, el estado Q no cambia, se mantiene el valor anterior. La entrada Clock es importante en montón de circuitos digitales, y se usa mucho. Por ejemplo, el Clock del computador que corre a tantos megas. ¿ese es un Clock? Efectivamente, eso es un reloj. Luego está el Clock del microcontrolador, incluso una lavadora tiene un Clock. Voy a mover esto un poco. Incluso una lavadora tiene un Clock interno, y cualquier circuito digital con memoria requiere algún tipo de Clock que le avise cuándo pueden ocurrir los cambios y cuándo no. Ahí está mejor. Muy bien. Aquí hay un diagrama de tiempo de Latch SR con enable. En este caso, el enable es un Clock. Aquí está nuestra señal de Clock que se parece un poco a la que teníamos aquí en el osciloscopio. Mientras el Clock es 0, no puede haber cambios, da lo mismo cuánto valga el set, cuánto valga el reset. Mientras el Clock sea 0, las salidas se mantienen. Mientras el Clock sea 0, las salidas se mantienen. No van a cambiar. Cuando el Clock es 1, mi Latch es sensible a las entradas de set y reset. Por lo tanto, si el Clock es 1, mi reset es 0, y mi set es 1, entonces mi salida va a cambiar a 1, mi salida negada va a cambiar a 0, y luego al bajar el Clock, se van a mantener. Y eso mismo ocurre en todas partes. Uno puede verificar este diagrama de tiempo. ¿Qué pasa aquí? Cuando el Clock vale 1, y ambos, set y reset, están en 1, ambas salidas se van a 0 y al bajar el Clock no sabemos lo que ocurre, aquí aparece x. En sistemas digitales reales, las señales de Clock suelen ser periódicas, eso significa que tienen un periodo, como mencionaba antes, un periodo fijo y una frecuencia fija. Esa es la frecuencia del reloj del procesador, de 1.8 gigas, o de 3 gigas, o lo que sea. Esa es la frecuencia del reloj. A veces esa frecuencia puede cambiar. También podemos hacer un Latch SR con compuertas NAND. Es otra implementación posible, aquí está la tabla de verdad que pueden revisar, cuando el Clock es 0 da lo mismo lo que haya en set y reset, voy a mantener mi salida anterior. Si el Clock es 1 y mis entradas son 0 y 0, voy a mantener mi salida anterior. Esto significa que el Q en t más 1, o sea, el Q en el periodo siguiente, vale lo mismo que el Q en el periodo anterior. Si mi Clock es 1, puedo resetear. Si mi Clock es 1, puedo setear. Pero si mi Clock es 1, y trato de setear y resetear al mismo tiempo, la salida es desconocida. Este es el circuito. Al igual que en el caso anterior hay Q que es la salida, y Q negado. Suele ser tremendamente útil tener ambos, ustedes you lo han visto. Bien, ¿qué aprendimos hoy? Aprendimos un Latch SR con enable, aprendimos que la señal de Clock, en este caso, habilita el Latch para que sea sensible a las entradas, y vimos una implementación sencilla con compuertas NANDs. Muchas gracias por ver esta clase. [AUDIO_EN_BLANCO]
