Hola. Continuamos con "Compuertas lógicas CMOS", a diferencia de las NMOS. También es posible hacer compuertas lógicas solo con PMOS. De hecho, hay chips completos hechos con PMOS. Tal vez mi primer procesador fue con PMOS, el de mi primer computador, pero, actualmente, no se usa. Actualmente se usa CMOS. Compuertas CMOS combinan NMOS y PMOS para lograr la función lógica. Entonces tenemos un "pullup network", o red, que tira hacia arriba este voltaje y esa está fabricada con PMOS. Y está el "pulldown network", fabricado con NMOS y esa es la encargada de llevar ese voltaje a cero. Entonces, cuando la salida es cero está activada, la "pulldown network", cuando la salida es uno está activada "pullup network". La gracia es que cuando activo la "pullup network", la "pulldown network" está desactivada; y cuando activo la "pulldown network", la "pullup network" está desactivada. Por lo tanto, únicamente una de las dos redes está encendida en todo momento. Y eso significa que no hay un camino directo desde la alimentación hasta tierra. Jamás, únicamente las transiciones. Por lo tanto, estos chips no consumen potencia a menos que haya una transición. Eso es muy importante. La "pullup network"y la "pulldown network" son redes duales. ¿Qué significa que sean duales? Son parecidas a la dualidad entre AND y OR. Son como espejos, pero son opuestas. Entonces, cuando hay conexiones en serie en una, la otra lleva a conexiones en paralelo y eso las hace duales. Ejemplo uno: inversor lógico. El inversor lógico es la compuerta CMOS más sencilla. Tenemos aquí un transistor PMOS y cuando este voltaje está en uno lógico, este transistor está apagado porque veo un voltaje pequeño entre compuerta y fuente. Y este transistor está encendido porque veo un voltaje grande entre compuerta y fuente. Entonces, como este está encendido, lleva el voltaje de salida a cero. Cuando este es uno, este es cero. Perfecto. Al revés, cuando este voltaje es cero, este transistor, veo un voltaje pequeño entre compuerta y fuente; por lo tanto, está apagado. Este transistor con un voltaje grande entre compuerta y fuente; por lo tanto, está encendido. Si está encendido, comunica V_DD a la salida y lleva este nodo a V_DD. Este nodo es cero lógico, este nodo es uno lógico. Estamos en este otro caso. La gracia, como decía, de las compuertas CMOS es que no pasa corriente cuando no hay cambios, entonces, no consumen potencia esencialmente. Y eso le llamamos "que no consumen potencia estática". Dinámica es porque sí ocurre cuando hay transiciones. En la práctica, igual consumen potencia estática, igual hay una pequeña corriente de fuga aquí, pero esa corriente de fuga es muy pequeña y vamos a despreciarla para efectos de este curso. Vamos con otro ejemplo. Compuerta NAND. Aquí se pone más interesante. El "pulldown network" son dos transistores en serie. Si el "pulldown network" son dos transistores en serie, entonces, el "pullup network" tiene que ser dos transistores en paralelo, porque es justo lo opuesto, es el dual. Conectamos, de hecho, las entradas directamente. Conectamos la entrada de este transistor y la entrada de este transistor, juntos. Conectamos la entrada desde el transistor y la de este transistor, juntos. Cuando x_1 es cero o x_2 es cero, cualquiera de estas dos sea cero, estos transistores, uno de ellos, basta con que uno esté apagado para que este nodo no pueda ser cero. Por el contrario, cuando uno de estos dos es cero, uno de estos dos está encendido y va a hacer que este no sea el voltaje positivo, que sería este caso, este caso y este caso. Y en cambio, cuando estos dos voltajes son uno, cuando son un uno lógico, todos estos están encendidos; por lo tanto, este voltaje baja a cero. Si estos dos están encendidos, ven un voltaje pequeñito entre compuerta y fuente; por lo tanto, están apagados y no conducen corriente. Estamos en este último caso. Muy bien. El complemento de la función f negado es x_1, x_2. Entonces, nosotros lo que estamos haciendo aquí con la "pulldown network" es el complemento de la función NAND, o sea esta "pulldown network" hace un AND. Y la salida es negada, naturalmente, como en todas las compuertas CMOS. ¿Cómo sería la implementación de un NOR con compuertas CMOS? ¿Se lo imaginan o no? Pausen el video, piénsenlo y volvemos. Vamos a agregar una lámina. En el caso de compuertas NOR, lo que queremos hacer es una compuerta que es el negado de un OR. Entonces, vamos a implementar la "pulldown network" para un OR. Aquí está mi salida, le voy a poner f, y voy a hacer la "pulldown network" para un OR; por lo tanto, basta con que un transistor esté encendido o el otro transistor esté encendido, para que mi salida se vaya a tierra. Esta es mi "pulldown network". Muy bien. Si mi "pulldown network", que tiene x_1 y tiene x_2, usa dos transistores en paralelo, ¿cómo debería ser la "pullup network"? Es el dual; por lo tanto deberían ser dos transistores en serie. Entonces, conecto aquí un PMOS y otro PMOS en serie hasta V_DD. Conecto esto aquí y conecto esta acá y está lista mi compuerta. Cuando uno de estos dos es uno, alguno de estos transistores va a estar encendido y va a tirar este voltaje a cero. Si uno de estos dos está encendido, entonces uno de estos dos transistores va a estar apagado. Y si uno de esos dos transistores está apagado, esta parte no funciona y este voltaje es cero voltios. Por el contrario, si ninguno de los dos transistores esta encendido, estos dos voltajes son cero. Ninguno de los dos está encendido. Si los dos están apagados, estos dos van a estar encendidos. Y cuando estos dos están encendidos, este voltaje sube hasta V_DD; por lo tanto, hace la tabla de verdad de una compuerta NOR. Muy bien. ¿Qué pasa con la velocidad de estas compuertas lógicas? Generalmente, nosotros modelamos esto con redes RC. ¿De qué se tratan las redes RC? Cuando este transistor está encendido, opera como una resistencia pequeña, pero resistencia al fin y al cabo. Entonces, el circuito equivalente aquí es un R y una capacitancia, que es una capacitancia parásita, que es la que ofrece la compuerta siguiente y la autocapacitancia de esta compuerta. Por lo tanto, esto es una red RC, cuando aplicamos voltaje aquí, esta red se establece según una constante de tiempo RC. Eso es algo que se aprende en cursos de circuitos. No es parte de este curso, pero de todos modos es bueno que sepan que existe. ¿Qué tan rápido puede cambiar de estado una compuerta? Depende de qué tan chica es esta resistencia y qué tan chica es esta capacitancia. Esta capacitancia más chica, mientras más pequeños son los transistores. Por eso no me interesa que los transistores sean lo más pequeño posible. ¿Qué aprendimos hoy? Aprendimos tecnología CMOS, que existe una "pullup network" hecha con PMOS, una "pulldown network" hecha con NMOS. Aprendimos un par de ejemplos, un inversor lógico y una NAND y también aprendimos una NOR y, finalmente, vimos quién limita la velocidad de estas compuertas. Muy bien. Muchas gracias por ver esta clase.